Дифференциальный усилитель

Дифференциальный усилитель

Содержание: 1. Техническое задание...............................................3 2. Анализ технического задания................................6 3. Выбор материалов, расчет элементов..................6 4. Выбор подложки......................................................8 5. Технологический маршрут.....................................8 6. Выбор корпуса ГИС................................................8 7. Оценка надежности.................................................9 8. Список литературы.................................................11 Задание на разработку гибридной интегральной микросхемы (ГИС) частного применения.

Дифференциальный усилитель.

Дифференциальный усилитель предназначен для усиления сигналов постоянного тока или в качестве усилителя сигналов низкой частоты. Схема электрическая принципиальная: Смотрите на следующей странице (рисунок 1).

Рисунок SEQ Рисунок * ARABIC 1 : Схема электрическая принципиальная
Технические требования: Микросхема должна соответствовать общим техническим требованиям и удовлетворять следующим условиям: – повышенная предельная температура +85 ° С; – интервал рабочих температур -20 ° С...+80 ° С; – время работы 8000 часов; – вибрация с частотой до 100 Гц, минимальное ускорение 4G; – линейное ускорение до 15G. Исходные данные для проектирования: 1. Технологический процесс разработать для серийного производства с объёмом выпуска – 18000 штук. 2. Конструкцию ГИС выполнить в соответствии с принципиальной электрической схемой с применением тонкоплёночной технологии в одном корпусе. 3. Значения параметров:
Позиционное обозначение: Наименование: Количество: Примечание:
R1,R3,R5 резистор 4КОм ± 10% 3 Р=3,4мВт
R2 резистор 1,8КОм ± 10% 1 Р2=5,8мВт
R4 резистор 1,7КОм ± 10% 1 Р4=2,2мВт
R6 резистор 5,7ком ± 10% 1 Р6=2,6мВт
VT1,VT4 транзистор КТ318В 2 Р=8мВт
VT2 транзистор КТ369А 1 Р=14мВт
VT3 транзистор КТ354Б 1 Р=7мВт
Напряжение источника питания: 6,3 В ± 10%. Сопротивление нагрузки не менее: 20 КОм. 1. Анализ технического задания.

Гибридные ИМС (ГИС) – это интегральные схемы, в которых применяются плёночные пассивные элементы и навесные элементы (резисторы, конденсаторы, диоды, оптроны, транзисторы), называемые компонентами ГИС. Электрические связи между элементами и компонентами осуществляются с помощью плёночного или проволочного монтажа.

Реализация функциональных элементов в виде ГИС экономически целесообразна при выпуске малыми сериями специализированных вычислительных устройств и другой аппаратуры.

Высоких требований к точности элементов в ТЗ нет.

Условия эксплуатации изделия нормальные. 2. Выбор материалов, расчёт элементов, выбор навесных компонентов. В качестве материала подложки выберем ситалл СТ50-1. Транзисторы выберем как навесные компоненты. VT 1 ,VT4- КТ318В, VT 2-КТ369А, VT 3-КТ354Б. По мощностным параметрам транзисторы удовлетворяют ТЗ. По габаритным размерам они также подходят для использования в ГИС. Рассчитаем плёночные резисторы.

Определим оптимальное сопротивлениеквадрата резистивной плёнки из соотношения: r опт = [ ( R i )/ ( 1 / R i )]^ 1/ 2. r опт =3210(Ом/  ) . По полученному значению выбираем в качестве материала резистивной плёнки кермет К-20С. Его параметры: r опт =3000 ОМ/ , Р 0 =2 Вт/см ^ 2, a r =0.5*10 ^ -4 1/ ° С. В соответствии с соотношением d 0rt = a r (Т max -20 ° C) d 0 rt =0.00325, а допустимая погрешность коэффициента формы для наиболее точного резистора из d 0кф = d 0 r - d 0 r - d 0 rt - d 0 r ст - d 0 r к равно d 0кф =2.175. Значит материал кермет К-20С подходит.

Оценим форму резисторов по значению К ф из К ф i = R i / r опт . К ф1,3,5 =1.333, К ф2 =0.6, К ф6 =1.9, К ф4 =0.567. Поскольку все резисторы имеют прямоугольную форму, нет ограничений по площади подложки и точность не высока, выбираем метод свободной маски. По таблице определяем технологические ограничения на масочный метод: D b= D l=0.01 мм , b техн =0.1мм, l техн =0.3мм, а min =0 .3мм, b min =0 .1мм.

Рассчитаем каждый из резисторов. Расчётную ширину определяем из b расч ³ max(b техн , b точн , b р ), D b+ D l /К ф Р b точн ³ ---------- --, b р =(--------) ^ 2. d 0кф Р 0 *К ф За ширину резистораb принимают ближайшее значение к b расч , округлённое до целого числа, кратного шагу координатной сетки. b р1,3,5 =0.375мм, b техн =0.1мм, b точн =0.8мм, значит b 1,3,5 =0.8мм. Расчётная длина резистора l расч = b *К ф . За длину резистора принимают ближайшее к l расч , кратное шагу координатной сетки значение.

Полная длина напыляемого слоя резистора l полн = l +2* l к . Таким образом l расч =1.066мм, а l полн =1.466, значит l 1,3,5 =1.5мм.

Рассчитаем площадь, занимаемую резистором S=l полн * b . S 1,3,5 =1.2мм ^ 2. Аналогичным образом рассчитываем размеры резистора R 6. b 6 =0.7мм, l полн =1.75мм, S =1.225мм ^ 2. Для резисторов, имеющих К ф 1, сначала определяют длину, а затем ширину. Расчётное значение длины выбирают из условий D l + D b* К ф Р*К ф l расч ³ max(l техн , l точн , l р ), l точн ³ ------------, l р =(--------) ^1 /2. d 0к ф Р 0 l точн2 =0.736мм, l р2 =0.417мм, значит l 2 =0.75мм. b расч = l /К ф , b расч2 =1.25мм, S =0.9375мм ^ 2. Аналогично рассчитываем R 4/ l точн =0.72мм, l р =0.25мм, l 4 =0.75мм. b 4 =1 .35мм, S =1.0125мм ^ 2. Резисторы спроектированы удовлетворительно, т.к.: 1) удельная мощность рассеивания не превышает допустимую Р 01 =Р/ S Р 0 ; 2) погрешность коэффициента формы не превышает допустимую d 0к ф1 = D l / l полн + D b / b d 0к ф ; 3) суммарная погрешность не превышает допуск d 0r1 = d 0 r + d 0 к ф + d 0rt + d 0 r ст + d 0 r к d 0r . 3. Выбор подложки. В качестве материала подложки мы уже выбрали ситалл.

Площадь подложки вычисляют из соотношения S r +S c +S k +S н S подл =------------------, где К s К s -коэффициент использования платы (0.4....0.6); S r -суммарная площадь, занимаемая резисторами; S c -общая площадь, занимаемая конденсаторами; S k -общая площадь, занимаемая контактными площадками; S н -общая площадь, занимаемая навесными элементами. S подл =86.99мм ^ 2. Выбирем подложку 8 10мм.

Толщина-0.5мм. 4. Последовательность технологических операций. 1. Напыление материала резистивной плёнки. 2. Напыление проводящей плёнки. 3. Фотолитография резистивного и проводящего слоёв. 4. Нанесение защитного слоя. 5. Крепление навесных компонентов. 6. Крепление подложки в корпусе. 7. Распайка выводов. 8. Герметизация корпуса.

Площадки и проводники формируются методом свободной маски.

Защитный слой наносится методом фотолитографии. 5. Выбор корпуса ГИС. Для ГИС частного применения в основном используется корпусная защита, предусматриваемая техническими условиями на разработку.

Выберем корпус, изготавливаемый из пластмассы. Его выводы закрепляются и герметизируются в процессе литья и прессования.

Размеры корпуса (габаритные) 19.5мм 14.5мм, количество выводов–14, из них нам потребуется 10. 6. Оценка надёжности ГИС. Под надёжностью ИМС понимают свойство микросхем выполнять заданные функции, сохраняя во времени значения установленных эксплуатационных показателей в заданных пределах, соответствующим заданным режимам и условиям использования, хранения и транспортирования. Расчёт надёжности ГИС на этапе их разработки основан на определении интенсивности отказовl ( t ) и вероятности безотказной работы-Р( t ) за требуемый промежуток времени. 1. Рассчитаем l по формуле: l i = a i *K i * l 0i , где l 0i -зависимость от электрического режима и внешних условий, a i = f(T,K н )-коэффициент, учитывающий влияние окружающей температуры и электрической нагрузки, К i =K 1 -коэффициент, учитывающий воздействие механических нагрузок.

Воздействие влажности и атмосферного давления не учитываем, т.к. микросхема герметично корпусирована. Для расчётов рекомендуются следующие среднестатистические значения интенсивностей отказов: – навесные транзисторы l 0т =10 ^ -8 1/ч; – тонкоплёночные резисторы l 0 R =10 ^ -9 1/ч; – керамические подложки l 0п =5*10 ^ -10 1/ч; – плёночные проводники и контактные площадки l 0пр =1.1*10 ^ -91/ч; – паяные соединения l 0соед =3*10 ^ -9 1/ч.

Коэффициенты a i берём из таблиц, приведённых в справочных материалах.